Чем определяется разрядность регистра

Чем определяется разрядность регистра

Восемь регистров общего назначения (РОН) процессора 8086 (каждый разрядностью 16 бит) используются в операциях большинства инструкций в качестве источника или приемника при перемещении данных и вычислениях, указателей на ячейки памяти и счетчиков. Доступ к регистрам процессора осуществляется намного быстрее, чем к ячейкам памяти, поэтому использование регистров заметно уменьшает время выполнения программы.

Разрядность регистра – количество битов, которые может хранить регистр.

Каждый регистр общего назначения может использоваться для хранения 16-битового значения, в арифметических и логических операциях, при выполнении обмена между регистром и памятью (запись из регистра в память и наоборот). Кроме этих общих свойств, каждый регистр общего назначения имеет свои особенности. Поэтому рассмотрим далее каждый из них отдельно.

Регистр AX называют также накопителем (аккумулятором). Этот регистр всегда используется в операциях умножения или деления и является также одним из тех регистров, который можно использовать для наиболее эффективных операций (арифметических, логических или операций перемещения данных). Младшие 8 битов регистра AX называются также регистром AL (Low), а старшие 8 битов — регистром AH (High). Это может оказаться удобным при работе с данными размером в байт. Таким образом, регистр AX можно использовать, как два отдельных регистра.

Регистр BX может использоваться для ссылки на ячейку памяти (указатель), т.е. 16-битовое значение, записанное в BX, может использоваться в качестве части адреса ячейки памяти, к которой производится обращение. По умолчанию, когда BX используется в качестве указателя на ячейку памяти, он ссылается на нее относительно сегментного регистра DS. Регистр BX может интерпретироваться, как два восьмибитовых регистра — BH и BL.

Специализация регистра CX — использование в качестве счетчика при выполнении циклов. Уменьшение значения счетчика и цикл — это часто используемый элемент программы, поэтому в процессоре 8086 используется специальная команда для того, чтобы циклы выполнялись быстрее и были более компактными. Эта команда называется LOOP. Инструкция LOOP вычитает 1 из CX и выполняет переход, если содержимое регистра CX не равно 0. Регистр CX можно интерпре­тировать, как два 8-разрядных регистра — CH и CL.

Регистр DX — это единственный регистр, который может исполь­зоваться в качестве указателя адреса ввода-вывода в командах IN и OUT. Фактически, кроме использования регистра DX нет другого способа адресоваться к портам ввода-вывода с 256 по 65535.

Другие уникальные качества регистра DX относятся к операциям деления и умножения. Когда вы делите 32-битовое делимое на 16-битовый делитель, старшие 16 битов делимого должны быть помещены в регистр DX (младшие 16 битов делимого должны быть помещены в регистр AX). После выполнения деления остаток также сохраняется в регистре DX (частное от деления будет записано в AX). Аналогично, когда вы перемножаете два 16-битовых сомножителя, старшие 16 битов произведения сохраняются в DX (младшие 16 битов записываются в регистр AX). Регистр DX можно интерпретировать как два 8-разрядных регистра — DH и DL.

Как и регистр BX, регистр SI может использоваться как указатель на ячейку памяти. Особенно полезно использовать регистр SI для ссылки на память в строковых командах процессора 8086, которые не только изменяют содержимое по адресу памяти, на который указывает SI, но к SI также добавляется или вычитается 1. Это может оказаться очень эффективным при организации доступа к последовательным ячейкам памяти (например, к строке текста). Кроме того, можно сделать так, что строковые команды будут автоматически определенное число раз повторять свои действия, так что отдельная команда может выполнить сотни, а иногда и тысячи действий.

Регистр DI очень похож на регистр SI в том плане, что его можно использовать в качестве указателя ячейки памяти. При использовании его в строковых командах регистр DI несколько отличается от регистра SI. В то время как SI всегда используется в строковых командах как указатель на исходную ячейку памяти (источник), DI всегда служит указателем на целевую ячейку памяти (приемник). Кроме того, в строковых командах регистр SI обычно адресуется к памяти относительно сегментного регистра DS, в то время как DI всегда адресуется к памяти относительно сегментного регистра ES. Когда SI и DI используются в качестве указателей на ячейки памяти в других командах (не строковых), то они всегда адресуются к памяти относительно регистра DS.

Как и регистры BX, SI и DI, регистр BP, называемый базовым регистром, также может использоваться в качестве указателя на ячейку памяти, но здесь есть некоторые отличия. Регистры BX, SI и DI обычно ссылаются на память относительно сегментного регистра DS (или, в случае использования в строковых командах регистра DI, относительно сегментного регистра ES), а регистр BP адресуется к памяти относительно регистра SS (сегментный регистр стека). Регистр BP создан для обеспечения работы с параметрами процедур, локальными пере­менными и в других случаях, когда требуется адресация к памяти с использованием стека.

Регистр SP называется также указателем стека. Это «наименее общий» из регистров общего назначения, поскольку он практически всегда используется для специальной цели — обеспечения стека.

Стек – часть памяти ОЗУ компьютера, которая предназначена для временного хранения байтов, используемых микропроцессором.

В стеке используется порядок запоминания байтов – «первый вошел – последний вышел». То есть последнее сохраненное в стеке значение будет первым значением, которое вы получите при чтении из стека.

Регистр SP в каждый момент времени указывает на вершину стека. Вершина стека — это то место, в котором в стеке сохраняется следующее помещенное туда значение. Действие, состоящее в занесении значений в стек, называют также «заталкиванием» (pushing) в стек (для этого используется команда PUSH). Аналогично, действие, состоящее в извлечении (выборке) значений из стека, называют также «вытал­киванием» (popping) из стека (для этого используется команда POP).

Хотя процессор 8086 и позволяет записывать значения в SP или складывать и вычитать хранящиеся в регистре SP значения (как это можно делать с обычными регистрами общего назначения), вам не следует к этому прибегать, если вы в точности не знаете, что делаете. Если вы изменяете SP, то изменяется расположение вершины стека, что быстро может привести к неприятностям, так как занесение данных в стек и извлечение их из него не является единственным способом использования стека. Стек используется всякий раз, когда вы вызываете или возвращаетесь из подпрограммы (процедуры или функции). Кроме того, стек используют некоторые системные программы (такие, как драйвер клавиатуры или системный таймер), когда они прерывают процессор 8086, чтобы выполнить свои функции. Все это означает, что стек может в любой момент потребоваться. Если вы измените SP, то правильное значение стека может оказаться недоступным, когда он потребуется системным программам. Можно свободно выполнять операции занесения в стек и извлечения из него, вызовы и возвраты управления, но не следует изменять значения регистра SP непо­средственно. Любой из других семи регистров общего назначения можно изменять в любой момент.

Читайте также:  Залил клавиатуру не работают некоторые клавиши

В 32-разрядных процессорах все регистры расширены до 32 бит и к прежнему обозна­чению их имен добавилась приставка Е (Extended – расширенный). Отсутствие приставки в имени означает ссылку на младшие 16 бит расширенных регистров. Инструкции, которые прежде адресовались к 16-разрядным регистрам, теперь могут адресоваться и к 32-разрядным расширенным при том же коде операции. Как и в 8086, возможно независимое обращение к младшему и старшему байтам регистров АХ, BX, CX и DX.

Указатель команд

В регистре IP (указатель команд) содержится адрес команды, которая должна быть выполнена следующей. Когда выполняется одна команда, указатель команд перемещается таким образом, чтобы указывать на адрес памяти, по которому хранится следующая команда. Обычно следующей выполняемой командой является команда, хранимая по следующему адресу памяти, но некоторые команды, такие как вызовы или переходы, могут привести к тому, что в указатель команд будет загружено новое значение. Таким образом будет выполнен переход на другой участок программы. Значение счетчика команд нельзя прочитать или записать непосредственно. Загрузить в указатель команд новое значение может только специальная команда перехода.

Указатель команд сам по себе не определяет адрес, по которому находится следующая выполняемая команда. Картину здесь усложняет сегментная организация памяти процессора 8086. Для извлечения команды предусмотрен регистр CS, где хранится базовый адрес, при этом указатель команд задает смещение относительно этого базового адреса.

Сегментные регистры

Основной предпосылкой сегментации памяти является следующее: процессор 8086 может адресоваться к 1 мегабайту памяти. Для адресации ко всем ячейкам адресного пространства в 1 мегабайт необходимы 20-разрядные сегментные регистры, однако процессор 8086 использует только 16-разрядные указатели на ячейки памяти. Поэтому в процессоре 8086 применяется двухступенчатая схема адресации. Каждый 16-разрядный указатель памяти или смещение комбинируется с содержимым 16-разрядного сегментного регистра для формирования 20-разрядного адреса памяти.

Адрес состоит из двух 16-разрядных чисел, разделенных двоеточием, где первое число представляет номер сегмента, а второе – байт внутри него. Сегменты и смещения комбинируются следующим образом: значение сегмента сдвигается влево на 4 (т.е. умножается на 16), а затем складывается со смещением. Все команды и режимы адресации процессора 8086 по умолчанию работают относительно того или иного сегментного регистра, хотя в некоторых командах можно явно указать, что нужно использовать желаемый сегментный регистр.

Использование сегментов процессора 8086 приводит к некоторым интересным моментам. Один из них состоит в том, что только блок памяти размером в 64К в любой момент может адресоваться через сегментный регистр, так как 64К — это максимальный объем памяти, к которой можно адресоваться с помощью 16-битового смещения. При работе с большим (более 64К) объемом памяти и значение сегментного регистра, и смещение придется часто изменять.

Вторая особенность использования сегментов состоит в том, что каждая ячейка памяти адресуется через многие возможные сочетания «сегмент:смещение». Например, адрес памяти 100h адресуется с помощью следующих значений «сегмент:смещение»: 0:100h, 1:F0h, 2:E0h и т.д., так как при вычислении всех этих пар «сегмент:смещение» получается значение адреса 100h.

Аналогично регистрам общего назначения каждый сегментный регистр играет свою, конкретную роль. Регистр CS указывает на код программы, DS указывает на данные, SS — на стек, ES — на дополни­тельный сегмент данных, который может использоваться так, как это необходимо. Рассмотрим сегментные регистры более подробно.

Регистр CS указывает на начало блока памяти объемом 64К, или сегмент кода, в котором находится следующая выполняемая команда. Следующая команда, которую нужно выполнить, находится по смещению, определяемому в сегменте кода регистром IP, т.е. на нее указывает адрес (в форме «сегмент: смещение») CS:IP. Процессор 8086 никогда не может извлечь команду из сегмента, отличного от того, который определяется регистром CS.

Регистр CS можно изменять с помощью многих команд, включая отдельные команды перехода, вызовы и возвраты управления. Ни при каких обстоятельствах регистр CS нельзя загрузить непосредственно.

Регистр DS указывает на начало сегмента данных, которые представляет собой блок памяти объемом 64К, в котором находится большинство размещенных в памяти операндов. Обычно для ссылки на адреса памяти используются смещения, предполагающие использование регистров BX, SI или DI. В основном сегмент данных представляет собой то, о чем говорит его название: как правило, это сегмент, в котором находится текущий набор данных.

Регистр ES указывает на начало блока памяти объемом 64К, который называется дополнительным сегментом. Как и подразумевает его название, дополнительный сегмент не служит для какой-то конкретной цели, но доступен тогда, когда в нем возникает необходимость. Иногда сегмент ES используется для выделения дополнительного блока памяти объемом 64К для данных. Однако доступ к памяти в дополнительном сегменте менее эффективен, чем доступ к памяти в сегменте данных.

Особенно полезен дополнительный сегмент, когда используются строковые команды. Все строковые команды, которые выполняют запись в память, используют в качестве адреса, по которому нужно выполнить запись, пару регистров ES:DI. Это означает, что регистр ES особенно полезен при использовании его в качестве целевого сегмента при копировании блоков, сравнении строк, просмотре памяти и очистке блоков памяти.

Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут быть реализованы также на базе JK -триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей (рис. 1 а); с последовательным приемом и выдачей (рис. 1 б); с последовательным приемом и параллельной выдачей (рис. 1 в); с параллельным приемом и последовательной выдачей (рис. 1 г); комбинированные, с различными способами приема и выдачи (рис. 1 д) и реверсивные.

Регистры хранения (памяти). Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах D0 . . . Dm новой цифровой комбинации (информации) при поступлении синхросигнала (синхроимпульса) С на вход “С” регистра.

Рис. 1. Функциональные схемы основных видов регистров.

Количество разрядов записываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в свою очередь, определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра. На рис. 2 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе ИМС).

Читайте также:  Не запускаются bat файлы

Регистры сдвига. Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо — делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: последовательное накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательной цифровой информации в параллельный код) или одновременный прием (параллельный прием) информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный).

Рис. 2. Регистры хранения, на D – триггерах, синхронизируемых уровнем синроимпульса (а), фронтом (б) и на RS – триггерах, синхронизируемых фронтом (в)

Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме. Действительно, регистры с последовательным приемом (вводом) и выводом осуществляют задержку передачи информации на m+1 тактов (m+1 — число разрядов регистра) машинного времени. Регистры сдвига обычно реализуются на D-триггерах (рис. 3 а) или на RS-триггерах (рис. 3 б), где для ввода информации в первый разряд включается инвертор (первый разряд представляет собой D-триггер). Следует отметить, что все регистры сдвига строятся на базе двухступенчатых триггеров или синхронизируемых фронтом синхроимпульса. Разрядность регистров сдвига, как и у регистров хранения, определяется количеством триггеров, входящих в их состав. На рис. 3 приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига, приведены на рис. 4.

Вывод параллельной информации из регистра сдвига (см. рис. 3 в) осуществляется при подключении всех триггеров регистра к отдельным выводам (на рис. 3 а и б эти выводы показаны штриховыми линиями). Как было сказано выше, регистры сдвига синхронизируются фронтом тактирующих импульсов, т.е. запись новой информации в триггеры регистра происходит в течение очень короткого времени — за время длительности фронта синхроимпульса, вернее в момент поступления соответствующего фронта синхроимпульса. Обычно, это “время” значительно меньше времени распространения сигнала, т.е. времени переключения триггера регистра в новое состояние. Работу регистра сдвига рассмотрим на примере схемы, приведенной на рис. 3 а.

Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q0=0, Q1=0, Q2=0, Q3=0. Если на входе D-триггера Т1 имеет место логический 0, то поступление синхроимпульсов на входы “С” триггеров не меняет их состояния.

Как следует из рис. 3, синхроимпульсы поступают на соответствующие входы всех триггеров регистра одновременно и записывают в них то, что имеет место на их информационных входах. На информационных входах триггеров Т2, Т3, Т4 — уровни логического “0”, т.к. информационные входы последующих триггеров соединены с выходами предыдущих триггеров, находящихся в состоянии логического “0”, а на вход “D” первого триггера, по условию примера, подается “0” из внешнего источника информации. При подаче на вход “D” первого триггера “1”, с приходом первого синхроимпульса, в этот триггер запишется “1”, а в остальные триггеры — “0”, т.к. к моменту поступления фронта синхроимпульса на выходе триггера Т1 “ещё” присутствовал логический “0”. Таким образом, в триггер Т1 записывается та информация (тот бит), которая была на его входе “D” в момент поступления фронта синхроимпульса и т.д.

При поступлении второго синхроимпульса логическая “1” , с выхода первого триггера, запишется во второй триггер, и в результате происходит сдвиг первоначально записанной “1” с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. (рис. 4). Таким образом, производится последовательный сдвиг поступающей на вход регистра информации (в последовательном коде) на один разряд вправо в каждом такте синхроимпульсов.

После поступления m синхроимпульсов (на рис. 3 и рис. 4 m = 4) регистр оказывается полностью заполненным разрядами числа, вводимого через последовательный ввод “D”. В течение следующих четырех синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным (регистр окажется полностью очищенным только при условии подачи на его вход уровня “0” в режиме вывода записанного числа).

Рис. 3. Регистры сдвига на D – триггерах а), RS – триггерах б) и комбинированный регистр на D – триггерах

Рис. 4. Временная диаграмма работы регистра сдвига.

Рис. 5. Таблица состояний а) и схема б) счетчика Джонсона на трехразрядном регистре сдвига

Кольцевые счетчики. На базе регистров сдвига можно построить кольцевые счетчики — счетчики Джонсона. Счетчик Джонсона имеет коэффициент пересчета, вдвое больший числа составляющих его триггеров. В частности, если счетчик состоит из трех триггеров (m=3), то он будет иметь шесть устойчивых состояний. Счетчик Джонсона используется в системах автоматики в качестве распределителей импульсов и т.д.

Таблица состояний счетчика Джонсона (рис. 5) содержит 2m (m — количество триггеров в составе регистра) строк и m-столбцов. Количество разрядов счетчика определяется количеством триггеров (рис. 5). Рассмотрим схему трехразрядного счетчика Джонсона, выполненного на базе D-триггеров (регистр сдвига реализован на D-триггерах). Для построения кольцевого счетчика достаточно соединить инверсный выход последнего триггера регистра (последнего разряда) с входом “D” (с входом, предназначенным для ввода последовательной информации) первого триггера.

Предположим, что вначале все триггеры находятся в состоянии “0”, т.е. Q0= Q1=Q2=0. При этом на входе “D” первого триггера присутствует уровень “1”, т.к =1. Первым синхроимпульсом в триггер Т1 запишется “1”, вторым — единица запишется в первый триггер, из первого — во второй и т.д. до тех пор, пока на всех выходах регистра не будет “1”. После заполнения регистра единицами, на инверсном выходе триггера Т3 появится =0 и четвертым синхроимпульсом в Т1 запишется логический “0” (рис. 5 б).

После поступления последующих трех синхроимпульсов регистр обнуляется и на его вход “D” снова подается уровень “1”. Таким образом, цикл повторения состояния кольцевого счетчика состоит из шести тактов синхросигнала. Как видим, при работе в начале от первого триггера до последнего триггера распространяется “волна единиц”, а затем “волна нулей”. Код, в котором работает счетчик Джонсона, называют кодом Либау-Крейга.

В приложениях приведены схемные обозначения и нумерация выводов регистров, выпускаемых в интегральном исполнении.

Читайте также:  Картридж для принтера hp photosmart c4283
| следующая лекция ==>
Нормативная ширина колеи | Лекция 22. Счетчики

Дата добавления: 2016-09-20 ; просмотров: 1713 ; ЗАКАЗАТЬ НАПИСАНИЕ РАБОТЫ

2.Чем определяется разрядность регистров?

3. Расскажите об устройстве регистров.

4. Как подразделяются регистры по способу ввода и вывода

5. Какие триггеры используются для построения регистров.

6. Нарисуйте схему и опишите принцип работы последовательного регистра.

7. Какие функции может выполнять последовательный регистр?

8. Нарисуйте схему и опишите принцип работы параллельного регистра.

9. Нарисуйте схему и опишите принцип работы параллельно-

Лабораторная работа №4 Исследование основных комбинационных устройств: дешифратора, демультиплексора, мультиплексора и

преобразователя кодов на ПЗУ

Цель работы. Исследовать устройство и принцип действия дешифратора, демультиплексора, мультиплексора и преобразователя кодов на ПЗУ.

Краткая теория. Шифратор (CD — CoDer — кодер) — это устройство, осуществляющее преобразование единичного сигнала на одном из входов (унитарного кода) в двоичный код. Шифратор имеет m входов, пронумерованных десятичными числами (0, 1, 2. m-1) и n выходов, причем 2 n ≥ m. Если 2 n = m, то шифратор называют полным, если 2 n > m – неполным. При подаче сигнала на один из входов приводит к появлению на выходе n- разрядного двоичного кода, соответствующего номеру возбужденного входа.

Шифраторы широко применяются в устройствах автоматики, особенно в устройствах ввода/вывода информации. На клавиатуре ввода имеются клавиши с десятичными цифрами, буквенный алфавит, а при нажатии клавиши унитарный код должен преобразоваться в двоичный .

Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке 1,а, а его условное обозначение – на рисунке 1,б. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD1.1, DD1.2, DD1.3 будут сигналы логических единиц, а на выходе элемента DD1.4

– сигнал логического нуля. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число 0111.

Некоторые из шифраторов снабжаются входом стробирования . Наличие входа стробирования позволяет выделять сигнал в определенный момент времени.

Дешифратор (DC — DeCoder — декодер) преобразует двоичный код, поступающий на его входы, в сигнал только на одном из его выходов. Полный дешифратор n-разрядного двоичного числа имеет 2 n выходов. Если число выходов меньше 2 n , то такой дешифратор является неполным. Логическая 1 (при активном высоком уровне на выходе) формируется на том выходе дешифратора, адрес которого соответствует набору двоичных сигналов на входах.

Функциональная схема дешифратора на 16 выходов приведена на рисунке 2,а. По такой функциональной схеме построена микросхема К155ИД3. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке 2,б. Для преобразования сигнала необходимо на входы V1 и V2 микросхемы подать сигналы логических нулей.

Пусть на входе дешифратора присутствует двоичное число 1111. В этом случае на всех пяти входах элемента DD1.15 будут сигналы логических единиц, а на выходе 15 этого элемента будет логический нуль. На выходах всех остальных элементов будут сигналы логических единиц. Если хотя бы на одном из входов V логическая единица, то единицы будут на всех 16 выходах.

Преобразователь двоично-десятичного кода в код семисегментного индикатора. Числа на табло и пультах индицируются, как правило, в десятичном виде. Для этого можно использовать дешифратор совместно с индикатором. На рис. 3,а представлена схема подключения дешифратора

К514ИД1 для управления семисегментным цифровым индикатором АЛС324А на светодиодах с объединенными катодными выводами (они соединены с общим выводом). При высоком потенциале на входе V (активные выходные уровни дешифратора — высокие) ток порядка 5 мА протекает через светодиоды тех сегментов, которые формируют изображение цифры от 0 до 9, двоичный код которой подан на входы микросхемы К514ИД1. При V = 0 на выходах дешифратора устанавливаются низкие уровни, и сегменты гаснут.

На рис. 3,б приведено стандартное обозначение сегментов семисегментных индикаторов. Сегменты обозначаются латинскими буквами a, b, c, d, e, f, g, а точка — буквой h.

Мультиплексор (от англ. multiplexer — многократный) это устройство, обеспечивающее соединение одного из информационных входов с выходом. Номер информационного входа, который соединяется с выходом, задается в двоичном коде на адресных входах. Если между числом информационных входов m и числом адресных входов n действует соотношение m=2 n , то такой мультиплексор называют полным. Если m n , то мультиплексор называют неполным.

Функциональная схема мультиплексора, имеющего четыре входа, приведена на рисунке 4,а, а его условное обозначение на принципиальных схемах – на рисунке 4,б.

В устройствах автоматики мультиплексор применяют для последовательного или адресного опроса заданного числа информационных сигналов и передачи этих сигналов на один выход.

Демультиплексор это устройство, обеспечивающее соединение одного из информационных выходов с одним входом. Номер информационного выхода, который соединяется с входом, задается в двоичном коде на адресных входах. Если между числом информационных выходов m и числом адресных входов n действует соотношение m=2 n , то такой демультиплексор называют полным. Если m n , то демультиплексор называют неполным.

Функциональная схема демультиплексора, имеющего четыре выхода, приведена на рисунке 4,в, а его условное обозначение на принципиальных схемах – на рисунке 4,г.

Выполнение работы. Работа выполняется на плате П4 с картами IV-1, IV-2, IV-3. Карта IV-1 (рис. 5) предназначена для исследования дешифратора

– демультиплексора на микросхеме К155ИД4. Адресный код задается тумблерами SA1, SA2, SA1 (вверх – 1, вниз – 0). Так как выходы 0, 1,…, 7 инверсные, то при не нажатой кнопке SB2 все светодиоды HL1 – HL8, подключенные к выходам дешифратора, светятся. При нажатии кнопки SB2 погаснет тот светодиод, номер которого совпадает с кодом на адресных входах. Работа микросхемы в режиме демультиплексора исследуется при подаче входной информации на вход V от кнопки SB2.

Карта IV-2 (рис. 6) позволяет исследовать преобразователь двоичного кода в код семисегментного индикатора на микросхеме типа К155РЕ3. Входной двоичный код чисел задается тумблерами SA4 – SA1. При сигнале с SA5, равном логическому 0, на индикаторе HL1 индицируются десятичные

числа. При этом для индикации чисел, больше 9, на индикаторе загорается «десятичная точка» (светодиод h). При сигнале с SA5, равном логической 1, индикатор высвечивает шестнадцатеричные цифры от 0 до F.

Рис. 5. Схема к карте IV-1.

Рис. 6. Схема к карте IV-2.

Карта IV-3 (рис. 7) позволяет исследовать мультиплексор. Адрес, управляющий мультиплексором, заносится в регистр с тумблеров SA3 – SA1 при нажатии кнопки SB3. После этого на один из входов мультилексора подается информационный сигнал с того выхода дешифратора, адрес которого вновь набирается на тумблерах SA3 – SA1. При совпадении адресов дешифратора и мультиплексора загорится светодиод HL1.

Ссылка на основную публикацию
Хрипит динамик в машине причины
Атмосфера в салоне автомобиля во многом зависит от работы акустической системы. В бюджетных машинах штатная магнитола и динамики оставляют желать...
Фиксированная шапка сайта при прокрутке
Допустим у вас важная информация например контакты находятся в шапке и вы хотите что бы они всегда были на веду...
Фиксированное меню при скролле
Создаём эффект залипания при прокручивании страницы на блоках меню навигации, бокового виджета и меню с помощью jQuery и без него....
Хром видео не на весь экран
БлогNot. Chrome 33 перестал показывать YouTube в полный экран. Chrome 33 перестал показывать YouTube в полный экран. Видел такой запрос....
Adblock detector